계층 구조의 기초

메모리 계층은 다음 두 요소 간의 트레이드오프에 의존합니다: 정적 램 (SRAM) 그리고 동적 램 (DRAM). SRAM는 6트랜지스터 이중 안정 메모리 셀. 반전된 진자처럼 생각해 보세요: 두 위치에서는 안정적이지만 불안정 상태 중간 지점에서는 불안정합니다. 이 이중 안정성 덕분에 SRAM는 빠르고 비싸며 외부 교란에 민감하지 않습니다. 반대로, DRAM은 미세한 커패시터(약 30 × 10⁻¹⁵ 페럿)에 전하로 비트를 저장합니다. 전하가 누출되기 때문에, DRAM은 느리며 지속적인 리프레시가 필요합니다.

DRAM 구성 및 버스 트랜잭션

핀 수를 최소화하기 위해, DRAM 비트는 $d$개의 슈퍼셀 크기 $r \times c$의 그리드에 나뉘며, 여기서 $rc=d$입니다. 데이터 접근을 위해서는 두 단계의 과정이 필요합니다: 메모리 컨트롤러 가 RAS(행 액세스 스트로브)를 보내 행을 행 버퍼로 이동한 후, CAS(열 액세스 스트로브)이것이 sumarraycols 가 본질적으로 느린 이유를 설명합니다: 행 버퍼를 반복적으로 놓치기 때문입니다.

데이터 이동

데이터는 버스 트랜잭션 을 통해 시스템 버스 그리고 메모리 버스를 연결하는 I/O 브릿지. movq A, %rax 명령어(읽기 트랜잭션)는 브릿지가 CPU의 요청을 DRAM의 그리드 신호로 변환하도록 유도합니다.